Altera 公司软件、IP及DSP市场总监Alex Grbic评论说：“在我们的器件中实现IEEE 754兼容浮点DSP模块的确在FPGA上实现了变革。采用硬核浮点功能，Altera FPGA和SoC的性能和功耗效率比在更多的应用上优于微处理器和GPU。”

Altera公司（Nasdaq: ALTR）今天宣布在FPGA浮点DSP性能方面实现了变革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司，前所未有的提高了DSP性能、设计人员的效能和逻辑效率。硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。集成硬核浮点DSP模块结合先进的高级工具流程，客户可以使用Altera的FPGA和SoC来满足越来越高的大计算量应用需求，例如高性能计算（HPC）、雷达、科学和医疗成像等。

 

含在Arria 10和Stratix 10器件中的硬核单精度浮点DSP模块基于Altera创新的精度可调DSP体系结构。传统的方法使用定点乘法器和FPGA逻辑来实现浮点功能，而Altera的硬核浮点DSP与此不同，几乎不使用现有FPGA浮点计算所需要的逻辑资源，从而提高了资源效率。这一革命性的技术支持Altera在Arria 10器件中实现1.5 TeraFLOP（每秒浮点运算次数）的DSP性能，而在Stratix 10器件中DSP性能则高达10 TeraFLOP。DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。

 

在Altera FPGA和SoC中集成硬核浮点DSP模块能够缩短近12个月的开发时间。设计人员可以将其DSP设计直接转译成浮点硬件，而不是转换为定点。结果，大幅度缩短了时序收敛和验证时间。Altera还提供多种工具流程，帮助硬件设计人员、基于模型的设计人员以及软件编程人员在器件中轻松实现高性能浮点DSP模块。

 

DSP Builder高级模块库提供了基于模型的设计流程，设计人员使用业界标准MathWorks Simulink工具在几分钟内就可以完成系统定义和仿真，直至系统实现。

对于软件编程人员，Altera在FPGA编程中率先使用了OpenCL，并面向FPGA提供基于C语言的通用高级设计流程。Arria 10 FPGA浮点DSP模块结合使用方便的开发流程，为软件编程人员提供了硬件直接转译方法，帮助他们缩短了开发和验证时间。